61-067269

SEMICONDUCTOR ELEMENT

Patent Number:

JP61067269

Publication date:

1986-04-07

Inventor(s):

INABE KIYOSHI

Applicant(s)::

SHARP CORP

Requested Patent:

JP61067269

Application Number: JP19840188545 19840907

Priority Number(s):

IPC Classification: H01L29/78; H01L27/12; H01L29/60; H01L29/80

EC Classification:

Equivalents:

Abstract

PURPOSE:To enable to electrically control the threshold voltages of MOS and MES type transistors independently from the other at every one element by forming the second gate electrode at the side opposite to the first gate through an insulator.

CONSTITUTION:A silicon insulator layer 2 is formed on a substrate 1 of Si or quartz glass or the like, and the second gate electrode 3 of aluminum is formed on the layer 2. Further, the insulator layer 2 is formed on the electrode 3, and an MOS type transistor is formed thereon. For example, an Si active layer (N type) 4 is formed by recrystallization on the layer 2. Then, P type layers 5, 6 are formed by ion implanting as source and drain regions on the layer 4. Then, a gate insulating film (SiO2, Al2O3) 7 is formed on the layer 4, and the first gate electrode (Al) 8 is formed on the film 7.

Data supplied from the esp@cenet database - 12

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭61-67269

⑤Int Cl.⁴

識別記号

庁内整理番号

每公開 昭和61年(1986)4月7日

H 01 L 29/78 27/12 29/60

8422-5F 7514-5F

7925-5F 審査請求 未請求 発明の数 1 (全3頁)

⊗発明の名称 半導体素子

29/80

②特 願 昭59-188545

②出 願 昭59(1984)9月7日③発 明 者 鋳 鍋 清 志 大阪市阿倍野区長池町22番22号 シャープ株式会社内

①出 願 人 シャープ株式会社 大阪市阿倍野区長池町22番22号 ②代 理 人 弁理士 青山 葆 外2名

明 相 音

1. 発明の名称

半導体票子

2. 特許請求の範囲

(1) P型またはN型の第一と第二の二個の半導体領域と、この両半導体領域の電荷と反対符号の超荷を有し両半導体領域の間を結合する第三の半導体領域と、この第三の半導体領域の近傍に設けられる第一のゲート電極とからなるMOS型半導体素子またはMES型半導体素子において、さらに、第二のゲート電極を第三の半導体領域上に第一のゲート電極と反対の側に絶縁体を介して設けたことを特徴とする半環体素子。

3、 意明の詳細な説明

(産業上の利用分野)

本意明は、通常のSi 基板又は石英ガラス等の 板板上に設けたいわゆるSOI構造の単導体値動 米子に、より詳細には、MOS型またはMES型 トランジスクに関する。

(従来技術)

関値電圧は、MOS型トランジスタにおいても G * A * F E T などのゲート電影と能動層との間に 絶縁観等を必要としないME S 型トランジスタに おいても、重要なパラメータである。 従来のMO S 型又はME S 型トランジスタにおいては、 関値 電圧を電気的に外配より制御するには、ソース電 低と振板との間に連当な電位を印加する必要がある。 すなわち、いわゆる馬板効果によって調値電 正を制御するのである。この場合、外部同路に対 して振板電位を固定する方法と、ソース電位を固 定する方法とがある。

しかし、複数個の素子から回路を構成するときには、いずれの方法を用いても、関値電圧を調節すべき素子と他の素子との整合性に重点がある。 最級電位を固定する方法では、ソース電位を変動 まける事となるが、これに伴いソース・ドレイン 間の電位数の変動が生じ、トランジスタの動作の 変動を引き起こす。一方、ソース電位を固定する 方法では、基板の電位を開節するが、関値電圧の 制御を目的とする素子以外の素子についても関値 電圧の変動が生じるという欠点がある。

(発料の目的)

本発明の目的は、MOS型およびMES型トランジスタの瞬態選圧を回路等を構成する業子一個 毎に他とは独立に環気的に斜節する事を可能とするトランジスタを提供することである。

(発明の構成)

本発明に係る半導体素子は、P型またはN型の 第一と第二の二個の半導体領域と、この両半導体 領域の電荷と反対符号の電荷を有し両半導体領域 の間を結合する第三の半導体領域と、この第三の 半導体領域の近例に設けられる第一のゲート電極 とからなるMOS型半導体素子またはMES型半 導体素子において、さらに、第二のゲート電極を 電三の半導体領域上に第一のゲート電極と反対の 明に絶域体を介して設けたことを特徴とする。

(作用)

本鬼別に係る半線体業子において、第二ゲート 運転の電位を制御することにより、調値電圧を変 化させることができる。 (宝 施 例)

図面は、本発明の一変施例の図式的な断面図である。Siまたは石英ガラス等の基板1の上に、シリコンの絶縁体層2が形成される。次に、この絶縁体層2上にA1の第二ゲート電振3を形成し、さらに、この第二ゲート電振3の上に絶縁体階2を形成する。次に、第二ゲート電振3の上方に、従来と同様のMOS型トランジスタを形成する。まず、絶縁体層2に、再結晶化によりSi能動層4にイン性入野によりP型層5、6をソース領域とドレイン領域ともで形成する。次に、Si能動層4にインイン領域として形成する。次に、Si能動層4にインイン領域として形成する。次に、Si能動層4上にゲート絶縁級(SiO。A1。O3等)7を形成し、Cが一ト絶縁級(SiO。A1。O3等)7を形成し、このゲート絶縁級「SiO。A1。O3等)7を形成し、

通常の構造の $MOS型トランジスタでは、ゲート 電極に対する開催電圧<math>V_T$ は、基板・ソース間電位を V_{SB} とすると、基板効果により、次の式で扱される。ここで、基板とは、Si 佐勢槽 4 を

情す。

 $V_T = V_0 + B \int V_{SB} + CC$. (1) ここで、 V_0 . B. C(は、MOS型トランジスタの構造と材質により定まる定数である。

本危明における素子においても、同様の式が或り立つ。第二ゲート電極3へ印加する電圧を V_{G2} とすると、第一ゲート電極8のゲート電極に対する関値電圧 V_{T-1} は、次の式で表わされる。

 $V_{T,1} - V_{o}' + B' \sqrt{V_{G,2} + \alpha'}$. (2) ここで、 V_{o}' . B'. α' は、本発明に係る案子の構造と材質とにより定まる定数である。したがって、第二ゲート電極のゲート電位 $V_{G,2}$ を外部より適当に与える事により第一ゲート電圧により動作するMOS 2 + 9 > 2 > 2 > 0 明確電圧を適当に 制御する事が可能である。

なお、木方式は、たとえば、G S A S F E T 等の ゲート電極と能動層の間に絶縁膜等を必要としな M E S 型トランジスタにおいても同様に実施可能 である。

(発明の効果)

本発明の半導体素子により、同一基板上に設けられた「個のMOS型またはMES型トランジスタの関値電圧を外部より電気的に制御できるのみでなく、同一基板上に設けた複数個のMOS型またはMES型トランジスタの関値電圧をそれぞれ独立に電気的に制御することが可能となる。したがって、本発明に係る素子を用いることにより、回路設計の自由度が高められる。

4、図面の簡単な袋明

図面は、本発明の実施例の構造を図式的に示す 新面図である。

特 井 出 願 人 シャープ株式会社 代 理 人 弁理士 青山 葆 ほか2名

